elektronik forum

Regler | Nya inlägg | ämne RSS | Sök | Registrera | Logga in

JK flip-flop design


Post new topic Reply to topic EDAboard.com Forum Index -> ASIC Design Metoder & Verktyg (Digital) -> JK flip-flop design
Författare Message
chihwt2003



Joined: 07 jul 2005
Inlägg: 14


Post 21 september 2005 13:03

JK flip-flop design


Hej,

Någon som vet hur man konstruerar en JK flip-flop med Transmission grindar eller komplexa gate logik med en positiv kant klocka igång?

Tack på förhand.
Tillbaka till toppen
Google
AdSense
Google Adsense




Post 21 september 2005 13:03

Annonser




Tillbaka till toppen
nand_gates



Blev medlem: 19 juli 2004
Inlägg: 907
Hjälpte: 120


Post 21 september 2005 16:43

Re: JK flip-flop design


Kassa detta
http://www.csee.umbc.edu/ ~ plusquel/vlsi/slides/chap5_2.html
Tillbaka till toppen
Anjali



Blev medlem: 16 augusti 2005
Inlägg: 174
Hjälpte: 8


Post 21 september 2005 16:44

Re: JK flip-flop design


posedge utlöste JK FF =-ve JK latch ve JK latch

Låset vara kan utformas genom överföring Gates lätt.

för spärren design går igenom boken "CMOS fundamentals" (titeln kommer att vara så. Jag vet inte det exakta namnet, alla mest alla människor kommer att följa denna bok)
Tillbaka till toppen
Arabisk version Bulgarisk version Katalanska version Tjeckisk version Dansk version Tysk version Grekisk version Engelsk version Spansk version Finsk version Franska version Hindi version Kroatiska version Indonesiska version Italiensk version Hebreiska versionen Japanska version Koreanska version Litauisk version Lettisk version Nederländska version Norsk version Polsk version Portugisisk version Rumänsk version Russian version Slovakisk version Slovenska version Serbiska version Svenska version Tagalog version Ukrainska version Vietnamesiska version Kinesiska version
Post new topic Reply to topic EDAboard.com Forum Index -> ASIC Design Metoder & Verktyg (Digital) -> JK flip-flop design
Sida 1 av 1

subj

text

Alla tider är GMT 1 timme
Liknande ämnen:
JK och SR flip flop härledning från D flip flop (2)
Asynchronous Flip Flop Design? (5)
Edge utlöste flip flop design (3)
DC syntes av sync D-flip-flop kartor till unnexpected flopp ... (2)
Alla flip-flops inuti FPGA är D flip flop? (7)
Klocka och flip-flop Design Issues (1)
Hur man utformar en D flip-flop med set-och reset baserat på tspc (1)
Flip flop (2)
D Flip Flop (3)
JK Flip flop! (1)


Abuse | | Administrator | | Moderatorer | | Stöd oss | | sitemap
topic RSS