elektronik forum

Regler | Nya inlägg | ämne RSS | Sök | Registrera | Logga in

Pekare i Verilog???


Post new topic Reply to topic EDAboard.com Forum Index -> PLD, SPLD, GAL, CPLD, FPGA design -> Pekare i verilog???
Författare Message
jerina



Joined: 08 Nov 2005
Inlägg: 9


Post 14 november 2005 13:05

Pekare i Verilog???


Hej alla,

kan någon hjälpa mig ute:
Hur pekare kan genomföras i Verilog?

Tack
Jerina
Tillbaka till toppen
Google
AdSense
Google Adsense




Post 14 november 2005 13:05

Annonser




Tillbaka till toppen
echo47



Joined: 07 Apr 2002
Inlägg: 4206
Hjälpte: 566


Post 14 november 2005 14:34

Pekare i Verilog???


Verilog har inte något liknande pekare i C. Kom ihåg att Verilog är ett hårdvaruproblem beskrivning språk, inte ett programmeringsspråk.

Om du kan förklara vad du vill göra, någon här kan nog visa dig en lämplig teknik.
Tillbaka till toppen
jerina



Joined: 08 Nov 2005
Inlägg: 9


Post 16 november 2005 6:57

Re: Pekare i Verilog???


Hej
faktiskt jobbet är att omvandla kodning i "C" till Verilog kodning.
Många tips används int han kodning och jag vill hur det kan göras med verilog
Tillbaka till toppen
echo47



Joined: 07 Apr 2002
Inlägg: 4206
Hjälpte: 566


Post 16 november 2005 7:32

Pekare i Verilog???


Det vanliga tillvägagångssättet är att omforma C programmets funktioner som digital logik - räknare, ackumulatorer, register, multiplexer, minne, använder sequencers, etc., och sedan Verilog för att beskriva den maskinvaran.

Om detta är en FPGA projekt, kan du släppa en mikroprocessor i det och köra C kod direkt.
Tillbaka till toppen
avimit



Blev medlem: 16 November 2005
Inlägg: 417
Hjälpte: 69
Plats: Fleet, UK


Post November 17, 2005 9:46

Igen: Pekare i Verilog???


En pekare kan implementeras i hårdvara (Verilog / VHDL) med en enkel disk och ett memory array. Räknaren kommer att fungera som en adress i minnet så att den har samma syfte som en C-pekare. Du kan ökning eller stegvis minskning disken som du skulle en pekare i C. Du kan ändra contentes av minnet (som är data pekas ut av pekaren), genom att läsa minnesplats för närvarande pekas ut av den adress disk (som är maskinvaran visare), ändra den och skriva det igen.
hoppas att detta hjälper.
Vänliga Hälsningar
Aviral Mittal
Tillbaka till toppen
Arabisk version Bulgarisk version Katalanska version Tjeckisk version Dansk version Tysk version Grekisk version Engelsk version Spansk version Finsk version Franska version Hindi version Kroatiska version Indonesiska version Italiensk version Hebreiska versionen Japanska version Koreanska version Litauisk version Lettisk version Nederländska version Norsk version Polsk version Portugisisk version Rumänsk version Russian version Slovakisk version Slovenska version Serbiska version Svenska version Tagalog version Ukrainska version Vietnamesiska version Kinesiska version
Post new topic Reply to topic EDAboard.com Forum Index -> PLD, SPLD, GAL, CPLD, FPGA design -> Pekare i verilog???
Sida 1 av 1

subj

text

Alla tider är GMT 1 timme
Liknande ämnen:
skapa pekare i Verilog (3)
FIFO pekare - Y bara grå kod pekare används??? (5)
Pekare (7)
Funktion Pekare i C (9)
pekare i MATLAB? (1)
Förstå pekare i C (3)
C-språk - pekare till funktioner (4)
Pekare till struct uppdrag (1)
[K] Vad är pekare like *** betyda? (3)
Två tips om samma adress. (3)


Abuse | | Administrator | | Moderatorer | | Stöd oss | | sitemap
topic RSS