| Författare | Message |
|---|
qslazio
Blev medlem: 23 Maj 2004
Inlägg: 194
Hjälpte: 9
|  15 mars 2007 16:26 hur kvantifiera MOS byta S / H linjär lösa fel för ADC? | | |
|
| Antag att CMOS switch motstånd och provtagning kondensator är konstant och drivande spänningskälla är idealisk. Och detta S / H är avsedd för ADC.
Då den enda felkälla för CMOS switch prov-Hold Circuit är linjär lösa (låt oss bara glömma avgift injektion eller feedthrough).
Så länge dessa villkor är uppfyllda, linjär lösa bara vågar ingången lite med (1-exp (-ts/tau)) "tau = 1 / (Ron × Csamp)". Och det inte medför snedvridning eller öka ljudnivå. Det vågar bara signalen vinna lite.
Min fråga är hur är denna linjära lösa felet i samband med S / H eller ADC: s ENOB eller upplösning. Som vi vet ADC: s ENOB hänger samman med SNR vilket kan avgöras genom FFT-analys.
Men när vi gör urvalet spänning s FFT med linjär lösa felet. Det verkar som det inte kommer att ändra resultatet av SNR mycket eftersom inget extra buller / snedvridningar till och det bara vågar ingången lite.
Jag frågar detta eftersom jag nu är att optimera en CMOS provtagning switch för sigma-delta ADC med FFT-analys. Därför att jag vill minska ladda injektion indeced distorsion. Jag måste minska byta storlek. Jag vill veta hur små kan jag gå för säkerheten.
Anyone please help me!
Tack så mycket. |
|
| Tillbaka till toppen | |
 |
gingerjiang
Joined: 01 Mar 2006
Inlägg: 212
Hjälpte: 11
| | Mars 16, 2007 3:23 Re: hur kvantifiera MOS byta S / H linjär lösa felet för | | |
|
| för utförande av ADC inte bryts ned, S / H krets behöver betala för hela resolutionen av ADC, så lösa felet exp (-ts/tau) bör vara mindre än LSB / 2 ADC
att minska effekten avgift injektionen, bara minskar byta storlek är inte tillräckligt. för att minska denna effekt, använder hela differential arkitektur och nedre plan provtagningsteknik.
ställa brytaren storlek för att säkerställa urvalsfel provtagning fas inom hela resolutionen.
lycka till |
|
| Tillbaka till toppen | |
|
qslazio
Blev medlem: 23 Maj 2004
Inlägg: 194
Hjälpte: 9
| | Mars 16, 2007 3:48 Re: hur kvantifiera MOS byta S / H linjär lösa felet för | | |
|
| tack för svaret.
intuitivt Jag håller med er om att S / H skulle lösa inom ADC resolution.
Men jag antar bara linjära lösa fel att bara vågar ingången utan att lägga till ljud, har jag rätt? Om detta är riktigt, SNR släppa endast 20 * log (0.99) ≈ 0.0873dB (tar 1% linjär lösa fel), bör detta fel vara försumbar. |
|
| Tillbaka till toppen | |
|
gingerjiang
Joined: 01 Mar 2006
Inlägg: 212
Hjälpte: 11
| | Mars 16, 2007 5:14 Re: hur kvantifiera MOS byta S / H linjär lösa felet för | | |
|
| Nåväl, nu tycker jag att din åsikt är rimligt i S / H krets minst
skalning ingången bara minskar signalen swing, dvs dynamiska omfånget är denna effekt försumbar
vänta på andra yttrande |
|
| Tillbaka till toppen | |
|
qslazio
Blev medlem: 23 Maj 2004
Inlägg: 194
Hjälpte: 9
| | 27 mars 2007 16:49 hur kvantifiera MOS byta S / H linjär lösa felet för ADC? | | |
|
| Finns det någon kan hjälpa mig? Vänligen ange din kommentar.
Tack igen! |
|
| Tillbaka till toppen | |
|
maxwellequ
Joined: 27 Juni 2001
Inlägg: 185
Hjälpte: 11
| | 27 mars 2007 20:07 Re: Hur kan man kvantifiera MOS byta S / H linjär lösa felet för | | |
|
| Kära qslazio,
Vad du säger är sant om provtagning kondensatorerna släpps i lastrummet etappen av S / H, som är mest sannolikt ditt fall (om det tidigare urvalet värdet kvar lagras i kondensatorer då du skulle ha en låg karakteristiska pass filter, men ändå ingen förvrängning).
Problemet är att de effekter som du vill ignorera (icke-linjära switch motstånd, icke-linjär parasitiska kapacitanser på växeln transistorer som också måste tas ut) kommer att omvandla detta "få fel" i icke-linjäritet .... Så, i slutet, är den bästa för att garantera en "fullständig" reglering (dvs försumbar skillnad mellan verklig och ideal urvalet värde).
Hälsningar.
PS: Om du till exempel anta att lösa av S / H förstärkare är linjär så du inte skulle behöva se en "fullständig avveckling" eftersom, återigen, skulle du bara ha en vinst fel. Problemet är att förstärkaren har en linjär lösa ..... |
|
| Tillbaka till toppen | |
|
Google
AdSense
| | 27 mars 2007 20:07 annonser | | |
|
|
|
|
| Tillbaka till toppen | |
|
Btrend
Blev medlem: 26 december 2003
Inlägg: 424
Hjälpte: 55
| | 28 mars 2007 11:33 Re: Hur kan man kvantifiera MOS byta S / H linjär lösa felet för | | |
|
| | qslazio skrev: | tack för svaret.
Men jag antar bara linjära lösa fel att bara vågar ingången utan att lägga till ljud, har jag rätt? Om detta är riktigt, SNR släppa endast 20 * log (0.99) ≈ 0.0873dB (tar 1% linjär lösa fel), bör detta fel vara försumbar. |
Enligt min mening
1. Om 1% linjär reglera fel tillämpas på alla nivåer av insignal, då dessa fel är signal depent: ΔVmax = Vin_max * exp (-t / τ) = Vin_max * 0,01 = (2 ^ N) VLSB * 0,01
dvs ur buller kommer att vara större om ingången amplitud är större.
2. Om 1% linjär lösa misstag appliceras på 1LSB, då dessa fel är konstant
ΔV = Vin * exp (-t / τ) = VLSB * 0,01
3. om (1) är sant då ur SNR försämrar av N * 0,303 0,09 dB, även THD kommer bli värre
4. if (2) är sant då ur SNR försämrar av 0.09dB, som u hade förklarat |
|
| Tillbaka till toppen | |
|
