Fråga om Clock and Data Recovery, tack.

EDAboard.com Forum Index -> Analog IC Design & Layout -> Fråga om Clock and Data Recovery, tack.

Författare

Message

swicap

Joined: 04 apr 2004
Inlägg: 124
Hjälpte: 13

23 maj, 2007 8:44 Fråga om Clock and Data Recovery, tack.

för CDR anställa linjär eller bangbang PD,
vad finns det fånga räckvidd?

kommer cdr förlora låsa om stora jitter visas i indata?
sedan vilken typ av jitter är mer skadligt? DJ eller slumpmässigt jitter?

Är det möjlig metod för att utforma en robust lås in upptäcka kretsar att döma CDR under
lås eller inte?

Tack.

Tillbaka till toppen

Google
AdSense
Google Adsense

23 maj, 2007 8:44 Annonser

Tillbaka till toppen

MSSN

Joined: 08 mar 2006
Inlägg: 232
Hjälpte: 26

23 maj, 2007 9:08 Re: Fråga om Clock and Data Recovery, tack.

swicap skrev:

Normalt har CDR begränsad fånga utbud och behöver en hjälpande slinga vid förvärv.

Ja, det finns en möjlig metod för att utforma ett robust lås upptäcka kretsar som upptäcker cdr låsning och upplåsning till en referens frekvens inom en fördefinierad ppm fel.

Kolla Razavi bok, Konstruktion av integrerade kretsar för optisk kommunikation har en fullständig kapitel om cdr-skivor

Tillbaka till toppen

swicap

Joined: 04 apr 2004
Inlägg: 124
Hjälpte: 13

23 maj, 2007 9:50 Fråga om Clock and Data Recovery, tack.

Hej, MSSN, tack för svaret.
Jag vill bara veta exakt avvikelse frequcy att CDR kan fånga med PD ensam.
Jag har läst Razavi bok redan.
Det är inte descript krets genomförandet på
CDR låsa detektor design, tror jag.
Woule fullständig ge mer information? Thank u.

Tillbaka till toppen