Regler | Nya inlägg | ämne RSS | Sök | Registrera | Logga in

Synkrona och asynkrona design i SOC möter

Post new topic Reply to topic EDAboard.com Forum Index -> ASIC Design Metoder & Verktyg (Digital) -> synkrona och asynkrona design i SOC möter
Arabisk version Bulgarisk version Katalanska version Tjeckisk version Dansk version Tysk version Grekisk version Engelsk version Spansk version Finsk version Franska version Hindi version Kroatiska version Indonesiska version Italiensk version Hebreiska versionen Japanska version Koreanska version Litauisk version Lettisk version Nederländska version Norsk version Polsk version Portugisisk version Rumänsk version Russian version Slovakisk version Slovenska version Serbiska version Svenska version Tagalog version Ukrainska version Vietnamesiska version Kinesiska version
Författare Message
vlsitechnology



Joined: 01 nov 2007
Inlägg: 260
Hjälpte: 6


Post 06 Nov 2007 20:47 synkrona och asynkrona design i SOC möter

Vad är skillnaden mellan synkron och asynkron design

Om vi har två klockor i synkron design kommer det att få en chans att min skeva inte kommer att uppfylla de krav på konstruktionen efter att ha gjort optimeringen då också vid denna tid hur shd jag optimera konstruktionen?
kan någon förklara mig?
Tillbaka till toppen
View user's profile
Google
AdSense





Post 06 Nov 2007 20:47 annonser



Tillbaka till toppen
Gliss



Blev medlem: 23 April 2005
Inlägg: 665
Hjälpte: 61
Ort: Boston Metro Area


Post 06 Nov 2007 21:40 synkrona och asynkrona design i SOC möter

Synkrona system drivs av klockan nätverk. Asynkrona dem inte. SOC har automatiserat verktyg för timing analyzis och optimering. Du kan köra dessa verktyg på olika punkter i flödet. Efter klockan träd syntes du kan utföra optimering som att flytta block runt och ändra / lägga klocka buffertar.

Till exempel, om det är för mycket scew, kan du byta och omdirigera konstruktion, ändra ordningen klockan träd, använder olika buffertar / etc. När du gör detta optimering ni kanske använder mer yta och mer makt,

Dessutom är merparten av bra ASIC bibliotek omfattar två gånger av buffertar, en för allmän användning och en speciellt för klocka signaler, se till att du använder den lämpligaste.
Tillbaka till toppen
View user's profile
Post new topic Reply to topic EDAboard.com Forum Index -> ASIC Design Metoder & Verktyg (Digital) -> synkrona och asynkrona design i SOC möter
Sida 1 av 1 Alla tider är GMT 2 timmar


Abuse | | Administrator | | Moderatorer | | Stöd oss | | sitemap
topic RSS