Klocka och dataåterställning

EDAboard.com Forum Index -> PLD, SPLD, GAL, CPLD, FPGA design -> Klocka och dataåterställning

Författare

Message

vinod_g

Joined: 29 november 2006
Inlägg: 72
Hjälpte: 6

December 30, 2008 7:10 Klocka och dataåterställning

Jag behöver CDR (Klocka och data recovery) modul. Är det redan finns i FPGA eller vi måste utforma?

Tillbaka till toppen

Google
AdSense
Google Adsense

December 30, 2008 7:10 Annonser

Tillbaka till toppen

ducna

Blev medlem: 19 januari 2006
Inlägg: 16

06 Jan 2009 5:06 Re: Klocka och data recovery

Jag familar med Xilinx, så jag har ingen aning om för andra familjer, men jag tror att de är ganska lika. I Xilinx, är det ingen integrerad CDR del, men lyckligtvis finns det vissa App Notes såsom xapp224, xapp250, xapp868, ... mycket usuful för CDR applikationer. Du kan också kolla på Internet med Google, det finns en hel del information för dig

Hope this helps,

Tillbaka till toppen

amitjagtap

Joined: 10 januari 2007
Inlägg: 124
Hjälpte: 6

23 januari 2009 11:53 Klocka och dataåterställning

hej
I vissa FPGA CDR är där. I Xilinx FPGA klockan chefer där. U kan utforma en enkel clk n dataräddning ckt med EDGE-detektor och hög frekvens disk ....

Tillbaka till toppen