Regler | Nya inlägg | ämne RSS | Sök | Registrera | Logga in

Klocka generationen med JK flip flop



Post new topic Reply to topic EDAboard.com Forum Index -> Analog Circuit Design -> Klocka generationen med JK flip flop
Arabiska version Bulgariska version Katalanska version Tjeckiska version Danska version Tyska version Grekiska version Engelsk version Spanska version Finsk version Franska version Hindi version Kroatiska version Indonesiska version Italienska version Hebreiska version Japanska version Koreanska version Litauiska version Lettiska version Nederländska version Norska version Polska version Portugisiska version Rumänska version Ryska version Slovakiska version Slovenska version Serbisk version Svenska versionen Tagalog version Ukrainska version Vietnamesiska version Kinesiska version
Författare Meddelande
robismyname



Anställd: 17 januari 2008
Inlägg: 105
Hjälpt: 2
Ort: Central Florida


Post 28 maj 2009 18:47 Clock generation med JK flip flop
Jag använder en 26 MHz TCXO tillsammans med en JK flip flop att generera en 13MHz klocka som behövs för en annan IC. Min fråga är om vad stifts av JK Flip Flop kan jag ansluta 26 MHz TCXO? Klocka, J eller K?

Ledsen, men du måste logga in för att kunna se denna anslutningskrav
Tillbaka till toppen
trekkytekky



Anställd: 04 april 2009
Inlägg: 58
Hjälpt: 5
Ort: Perth


Post 29 maj 2009 14:09 Clock generation med JK flip flop
Om du använder denna IC (SN74/54LS107) sedan ansluta din oscillator till klockan stifts-och surrningsbeslag J, K och tydlig (CLR) hög. produktionen kommer att växla om fallande kant (dividera med 2)
Tillbaka till toppen
robismyname



Anställd: 17 januari 2008
Inlägg: 105
Hjälpt: 2
Ort: Central Florida


Post 31 maj 2009 18:18 Re: Klocka generation med JK flip flop
trekkytekky skrev:
Om du använder denna IC (SN74/54LS107) sedan ansluta din oscillator till klockan stifts-och surrningsbeslag J, K och tydlig (CLR) hög. produktionen kommer att växla om fallande kant (dividera med 2)


kommer att ansluta J, K och tydlig (CLR) för att VCC vara tillräckligt bra?
Tillbaka till toppen
trekkytekky



Anställd: 04 april 2009
Inlägg: 58
Hjälpt: 5
Ort: Perth


Post 31 maj 2009 18:50 Clock generation med JK flip flop
Ansluta till Vcc skulle vara bra, det kommer att dra insatsvaror hög. Tänk dock på att 107 har en minsta klocka låg varaktighet 47nS och en max frekvens 30MHz från datasheet du postat. Så ditt TCXO kan snabba på det beroende på driftcykel av sin produktion. Enda sättet att veta säkert är att prova och se. Om det fungerar produktionen av Flip Flop kommer att vara en 50% duty cycle, oberoende av vilken ingång driftcykel.
Tillbaka till toppen
Post new topic Reply to topic EDAboard.com Forum Index -> Analog Circuit Design -> Klocka generationen med JK flip flop
Sida 1 av 1 Alla tider är GMT 2 timmar


Missbruk | | Administratör | | Moderatorer | | Stöd oss | | sitemap
topic RSS