S
supercat
Guest
I CPLD konstruktioner som har extra I / O, men har ont om register, har någon använt I / O är konfigurerad som "bus hold" som extra logik (med "output enable" som en spärr aktivera signal)? Finns det några särskilda begränsningar? Jag förväntar mig det eftersom möjliggör produktion slås på starka transistorer, att sådana stift ska stängas snabbt. Om stiften är öppen krets, så inga yttre störningar, bör de vara tillförlitligt bytte. En metastabilt tillstånd skulle kunna uppstå om de utgående Aktivera var pulsad för kort, men utan någon extern kapacitans stiften bör byta noggrant för alla utom den kortaste aktivera pulser. Jag för närvarande med en Lattice 4064ZE i en 44-pin paket. Helst skulle jag använda icke-bundna ha register, någon som känner någon "nice" sätt att göra det i montören? Det enda sättet jag kan se är att ljuga för montören, säger jag använder en 100-stifts del, och sedan mappa alla mina pin nummer, men det verkar Icky. Finns det några bättre sätt? Dessutom visar databladet en utgång routing pool mellan makroceller och I / O-block. Om två I / O-stiften har samma logiska ekvationerna, och båda är inom "dirigering avstånd" av en makrocell, finns det något sätt att övertyga montören att kartlägga den makrocell både kuddar? Om så är fallet, kan man tillsätta små mängder av RAM eller gråskala räknare till en design med mycket få makroceller.