dynamisk komparator utformning

[mohsen941]

Hej, jag är en nybörjare för analog krets design. Jag försöker att utforma en dynamisk komparator, schematisk figur. Enda matningsspänning Vdd = 1.8V, (VCM = 0.9V), 0.18um CMOS-teknik (600MHz frekvens). Jag har följande fråga: 1. Hur storlek ransonera NMOS och PMOS i denna krets? Något svar kommer att uppskattas. Tack så mycket! Mohsen

 

[Prashanth.vinnakota]

Först kontrollera komparatorutsignalen med minst transistorer karaktäristisk. Wn = 240 nm, WP = 240 nm. Ln = Lp = 180nm Ge referensspänningen som likspänning och inspänning som önskas analog ingång. Kontrollera med ovanstående värden. Annars utforma detsamma med ökade bredder på NMOS eller PMOS transistorer ensam.