Fel om ogiltig MSB och LSB i Verilog-funktion

N

neerajgoyal

Guest
Jag har följande funktion i min Verilog modul. Jag får felmeddelande om att ogiltig MSB och LSB för first_image_final och second_image_final. Snälla hjälp mig funktion [07:00] skillnad, ingång [20479:0] first_image_final, ingång [20479:0] second_image_final, ingång control_second_image, ingång control_second_signal, ingång control_first_signal, reg [07:00] temp_difference, heltal, j, k, börja på (j = 0; j <fönster * fönster, j = j +8) börjar for (i = 0; I <fönster * fönster, i = i +8) börjar temp_difference [07:00] = temp_difference [ 07:00] + (first_image_final [i + j + k + control_first_signal 7: i + j + k + control_first_signal] - second_image_final [i + j + k + control_second_signal 7: i + j + k + control_second_image]); slut k = k + 5120, slutet skillnad [control_second_signal 7: control_second_signal] = temp_difference [07:00], slut endfunction
 
Detta är problemet! Skillnaden [control_second_signal 7: control_second_signal] = temp_difference [07:00], skillnad definieras som [07:00] Vad UR försöker göra är flytta returvärdet enligt inparameter. Andra problem är k inte är initiera!
 

Welcome to EDABoard.com

Sponsor

Back
Top