hålla fel med globala klockan bufs

[damn_bkb]

Hej Jag har ett mönster som har mycket Lastrumsbagagets fel som beror på att en mycket hög snett i en clk som är dragna genom ett BUFG.FFS har cross klockan domäner men detta globala klockan skev orsakar hålla fel.Hur kan jag lösa detta.Har en BUFR på A BUFG hjälp.?så kommer verktyget identifiera rätt bufr eller SDH jag direkt det beroende?

Tack på förhand

 

[news]

<img src="http://gallery.dpcdn.pl/imgc/News/57511/g_-_550x412_-_s_57511x20140829134026_0.png" alt="image" />W czasach gdy trudno mówić o poszanowaniu prywatności i różnych doniesieniach dotyczących szpiegowania, jak chociażby tych związanych z działalnością NSA, każda usługa zwracająca na nią uwagę wydaje się na wagę złota. Niektóre wypadają lepiej, inne z kolei gorzej. Część może być nastawiona na oszukiwanie użytkowników, część jest natomiast stworzona nie do końca tak, jak powinna. Całkiem…<img src="http://feeds.feedburner.com/~r/dobreprogramy/Aktualnosci/~4/-eTggkw4NH0" height="1" width="1"/>

Read more...

 

[yx.yang]

Jag anser att verktyget inte kan beräkna setup / hålla tidpunkten rätt för FFS att passera klockan domän.Det är design arkitektur som gör kretsen arbete (särskild signal synkronisering krets).

 

[pev]

BUFR är en regional klockan buffert.Använd om klockan capabile insatsvaror inte globala klockan insatsvaror.

Verktyget kan inte calcluate Tidpunkten för FFS att passera klockan domäner om du inte ange att klockan är beroende av. (Om du använder Xilinx ISE undersöka använder TNM_NET / TNM).
Obs: om klockor där definiera från samma original klocka (dvs använda DCM) sedan verktyget bör redan arbetar på detta för dig.

Om klockan inte depenet kan du ändå ange det minsta fördröjning mellan klockan domäner med:
TIMESPEC <name> = från <> till <> <Delay> ns
(Jag har inte haft detta ett ännu)

Annars kan du bara tala om timing analys ingnore FF använder TIG.

Den Xilinx Timing begränsningar guide är din vän (om du använder Xilinx).
http://www.xilinx.com/itp/xilinx10/books/docs/cgd/cgd.pdf

Jag är säker på att det är Altrea equivanet begränsningar av dessa.

 

[damn_bkb]

tack grabbar ..
Problemet är klockan både oberoende.Jag har en sorts asynkrona RAM.Jag läste av en långsam klocka.Jag får många håll fel.dueto alltför hög klockan skev.Är det okej att jusst ge en TMG grupp eller ter ett sätt att minska timing skev om att clk.
Den snett på en 66mhz clk, dess så hög som 15ns.

 

[pev]

Jag håller med med yx.yang utformning måste Handel den asyncronise signaler.Men du åtminstone fortfarande ska berätta Karta / Ort och rount verktyg inte oroa dig för dem med (TIG) Om de flaging en tidpunkt fel.

Är Snedställ komma utifrån eller inne i FPGA eller inne?

Om insidan somthing låter fel försöka använda DCM (med återkoppling från BUFG).