Hur bestämma min Vdd till en CMOS OP Amp?

[zizzbear]

Hej, var och en, har jag en fråga om hur man designar och analysera en operationsförstärkare (eller någon annan krets) 's min Vdd. Jag tror att den grundläggande idén till min Vdd är det nödvändigt att låta varje transistor i en gren "på", som kommer att vara Vgs> femte, eller hur? Så, ta en inverterarsteget till exempel, då Vdd min ska vara (Vthp + Vthn), eller hur? men i op Amp design, hur se en op-förstärkare kan arbeta på idén min Vdd, vilka andra sak kommer göra att det faktiska min VDD ökar? hur man bestämmer marginalen för Vdd räckvidd? Tack!

 

[dick_freebird]

Du skulle verkligen vill köra en serie (w / hörn process, som VTN och VTP dominerar resultatet) och kritisera alla de vanliga resultaten mot sina "faktablad" gränser. Min VDD för användaren, är där det inte längre ger prestanda de behöver. Du kan använda under tröskelvärdet om du designar för det och kan ta prestanda träff. Du kan komma till under max (VTN, VTP) med en låg stapelhöjd, mycket låg ström etc. men detta är inte troligt att en mycket hög kvalitet op amp i termer av vinst, CMRR / PSRR etc.

 

[zizzbear]

Tack så mycket för ert svar, verkar lite svårt för mig .... menar du: de konstruktionsparametrar åstadkomma min Vdd för en op amp är femte? men måste kolla med hörnet situationen? andra kloka, om Vdd är lägre lite mer (från tillfredsställa alla transistorn ovan femte), sedan vid utformningen steget, måste utforma transistorer för att arbeta på undertröskelamphtud, eller hur? får jag vad du menar? Så basicly i början av design, och jag gav en specifikation av en min Vdd, så jag behöver bara göra allt beräkna kostnaderna på detta min Vdd som rörelseresultat punkt, eller hur? Det är alltid något sätt att infria den önskade min Vdd? Eller normalt å andra sidan, ---- desginar först FULLFILL andra spec (vinst, BW, SR ...) och sedan sopa Vdd för att se hur min VDD kan vara? Än du!