Välkommen till EDABoard.com! Internationella elektroniska diskussionsforumet: EDA-programvara, kretsar, scheman, böcker, teori, artiklar, asic, pld, 8051, DSP, Nätverk, RF, Analog Design, PCB, Service Manuals

Register Log in

hur ett ultra gränssnitt jitter klocka?

D

DZC

Guest
Hej, jag vill genomföra en krets att bära klockan på chippet ur chipet.
Den jitter spec är mindre än 1ps och Klockfrekvensen 20M ~ 500MHz.
Jag funderar på att använda det aktuella läget Logic och LVDS-gränssnittet.

Min fråga är: Har LVDS-gränssnittet kan se så lågt jitter??
Eller har du något bättre suggeations?

Tack själv en lott på förhand!
Senast redigerad av DZC den 17 oktober, 2007 9:38, redigerad 2 gånger totalt

 
N

news

Guest
Google chce sprawić, aby smartfon stał się bezpieczniejszym urządzeniem niż dotychczas, jednak nie zmieniając nic jego w konstrukcji. Dlatego też ujawniono, że prowadzone są prace nad rozwiązaniem zwanym Project Vault, czyli cyfrowym systemem bezpieczeństwa w postaci karty microSD, która jest rozpoznawana przez smartfon jako pamięć masowa. Project ...

Read more...
 
Toggle Sidebar

Part and Inventory Search


Welcome to EDABoard.com

Design Resources

Sponsor

Sponsor

Design Fast

X

Top