hur man hanterar fel som orsakats av dummy transistorer när LVS

[nige]

När jag avslutat min LVS och se *. LVS rapportfilen fann jag provdockan transistorer normalt orsakar vissa fel och rapporter visar layouten och schematiska omatchade.Jag vet att dessa fel inte var viktigt, men bekräftar dessa fel också tog mycket tid.Finns det några bra metoder för att hantera detta problem?

genom det sätt jag funnit efter layout minska Dracula igen vissa MOSFET som "pdw, SUP, VALP" och även "INV" i *. LVS rapport.Jag har inte hittat några INV i området *. LVS berättade utom en enda MOSFET.vad är "pdw, SUP, VALP"? Finns det någon som kan hjälpa mig?

ps: Jag använder Dracula och virtuos att utforma ett fullständigt anpassade analog layout.

Tack!

 

[Fom]

Jag vet 2 sätt.
Först:
För in alla dina provdockan schematiska.
Andra: använd dummy lager för att eliminera dummy strukturer från layout.
Jag föredrar knytnäve en.Eftersom dessa strukturer som faktiskt finns i din design och det inte skadar att köra postlayout simulering med dessa dummies.Ibland kan du fånga verkliga felet.
Om pdw, SUP och så vidare.

Parallell rullgardinsmenyn
Serial pullUP

Så första bokstaven S eller P visar vilken typ av struktur: seriell eller parallell.
Secon två brev visar var den är ansluten: till Power eller Ground.

 

[sunjiao3]

Jag vet inte ditt fall mycket bra.Men, som för mig, när jag gör LVS använder Dracula, jag hittade inget fel i betänkandet.Jag conneted de båda ändarna av dummy motstånd togerther till VDD eller GND utan att göra dem i den schematiska och det finns inga fel.På transistor, I havn't layout någon dummy transistor på den, så jag är inte så säker.
Tack fom mycket för hans tydliga förklaringar av SUP och pdw.

 

[Hughes]

Om du kan ansluta alla terminaler i en dummy transistor till ett nät, det kan beskäras före jämförelse.Ett annat sätt är att ändra LVS regeln.För exampe om samtliga dummy mosfets inte har s / d diffusion kontakter kan du utesluta dessa enheter innan enheten erkännande.

 

[Vamsi Mocherla]

Problemet här är att LVS bör filtrera enheter som är anslutna som dummies.Vänligen Paster följande kommando i regel kort, för att eliminera dummies.

FILTER-LAY-OPT = alternativ ...

där alternativ B, BA, C, D, E, F, H, I, J, K, L, M, N, O, s.

Alternativen är att undanröja dummies där portarna är anslutna till GND, där källor och avlopp är sammankopplade, där källor och avlopp är anslutna till GND eller nätaggregat och så vidare.

Jag hoppas att detta hjälper

 

[nige]

tack för all din hjälp.nu har jag använt "FILTER-LAY-OPT" för att undanröja de fel framgångsrikt.
Samtidigt tror jag att förslaget om "infoga alla dina provdockan schematiska" är mycket bra men behöver mer tid, jag kommer att använda denna metod i framtiden.Läggas till efter 19 minuter:en annan fråga till FOM: Vad är "SMID"?
var kan jag hittat den förklaring av dessa förkortningar?

tack

 

[piao]

2 metoder:

1.Lägg provdockan i din krets;

2.uppdatera din LVS regel fil med hjälp av en dummy skikt för att blockera ut provdockan du inte vill ha i din layout, sedan dummys kommer inte att visas på den extraherade netlist.

Jag tror inte att du använder alternativet "FILTER-LAY-OPT" är ett bra val.

 

[sambireddy]

ett bra sätt att eliminera provdockans trans LVS fel är att lägga till dummys i den schematiska.

 

[Fom]

SMID är serieanslutning gillar SUP eller SDW, men istället för VDD eller GND den är ansluten till interna noder.
Alla dessa definitioner finns beskrivna i Dracula Reference Manual.

 

[soorajsram]

Om du använder Dracula, arbetet är enkelt.Det finns ett alternativ för att radera
cellen från nuvarande layout GDS för Demokratiska republiken Kongo samt LVS.Det bara
utelämna de celler som du nämner i Dracula kör installationsprogrammet.