hur man kan lösa detta $ setup kränkning i gate-nivå simulering

[valxiao]

Hej, killar,
Jag stöter på ett problem med gate-nivå simulering och körs i modelsim Det visas följande:
-------------------------------------------------- ----------
r: ../../libs/modelsim_asic/fsc0g_d_sc.v (18445): $ inställningarna (negedge D & & & ~ SEL: 2841 ps, posedge CK: 3 ns, 267 ps);
Tid: 3 ns Iteration: 5 Instance: /../../../../../ reg_coeff_data_reg_210_
-------------------------------------------------- ----------

clk i testbench: evigt # 3 clk clk <= ~ clk, (6ns)
clk i sammanfattning:
set clk_period 4.8ns * 0,9
uppsättning clk_skew 0.4ns
...
och report_max_path är: 0.006ns
varför har fortfarande strid med $ inställning för reg_coeff_data_reg_210_?tack!

i SDF:
(CELL
(CELLTYPE "QDFZCGD")
(Instance ../../reg_coeff_data_reg_210_)
(DELAY
(Absolut
(IOPATH CK Q (0.381:0.381:0.381) (0.346:0.346:0.346))
)
)
(TIMINGCHECK
(Bredd (posedge CK) (0.258:0.258:0.258))
(Bredd (negedge CK) (0.620:0.620:0.620))
(SETUP (posedge D) (posedge CK) (0.276:0.282:0.282))
(SETUP (negedge D) (posedge CK) (0.261:0.267:0.267))
(Håll (posedge D) (posedge CK) (-0.099: -0.103: -0.103))
(Håll (negedge D) (posedge CK) (-0.037: -0.039: -0.039))
(SETUP (posedge TD) (posedge CK) (0.421:0.421:0.421))
(SETUP (negedge TD) (posedge CK) (0.817:0.817:0.817))
(Håll (posedge TD) (posedge CK) (-0.192: -0.192: -0.192))
(Håll (negedge TD) (posedge CK) (-0.155: -0.155: -0.155))
(SETUP (posedge SEL) (posedge CK) (0.783:0.783:0.783))
(SETUP (negedge SEL) (posedge CK) (0.353:0.353:0.353))
(Håll (posedge SEL) (posedge CK) (-0.128: -0.128: -0.128))
(Håll (negedge SEL) (posedge CK) (-0.034: -0.034: -0.034))
)
)i stand-cell
modul QDFZCGD (Q, D, TD, CK, SEL);
reg-flaggan; / / Meddelaren flagga
output Q;
ingång D, CK, TD SEL;
supply1 Vcc;

tråd d_CK, d_D, d_TD, d_SEL;

/ / Function Block
"skydda
buf g3 (Q, Qt);
dffrsb_udp g2 (qt, d1, d_CK, Vcc, Vcc, flag);
mux2_udp G4 (d1, d_D, d_TD, d_SEL);

/ / Ange Block
specificera

/ / Modul Tågläge Fördröjning
(posedge CK *> (Q: 1'bx)) = (10.68:16.82:30.00, 11.19:17.49:31.13);

/ / Setup och Håll temne
specparam setup_D_CK = 9,30;
specparam hold_D_CK = 0,00;
specparam setup_TD_CK = 10,30;
specparam hold_TD_CK = 0,00;
specparam setup_SEL_CK = 8,60;
specparam hold_SEL_CK = 0,00;
$ setuphold (posedge CK, posedge D & & & ~ SEL, 7.91:13.35:25.21, -2.94: -4,93: -8.41, flagga,,, d_CK, d_D);
$ setuphold (posedge CK, negedge D & & & ~ SEL, 6.55:11.99:24.10, -1.46: -2,09: -2.87, flagga,,, d_CK, d_D);
$ setuphold (posedge CK, posedge TD & & & SEL, 10.87:18.28:36.31, -4.92: -8,14: -14,82, flagga,,, d_CK, d_TD);
$ setuphold (posedge CK, negedge TD & & & SEL, 22.09:38.87:79.21, -7.51: -9,99: -14,21, flagga,,, d_CK, d_TD);
$ setuphold (posedge CK, posedge SEL, 22.58:38.87:78.10, -4.92: -7,64: -13,35, flagga,,, d_CK, d_SEL);
$ setuphold (posedge CK, negedge SEL, 11.61:19.14:35.81, -1.59: -2,59: -3.36, flagga,,, d_CK, d_SEL);

/ / Minsta pulsbredd
specparam mpw_pos_CK = 15,64;
specparam mpw_neg_CK = 17,40;
$ bredd (posedge CK, 6.87:12.53:25.83, 0, flag);
$ bredd (negedge CK, 17.95:30.51:62.04, 0, flag);
endspecify
"endprotect
endmodule
"endcelldefine

när syntes, jag har använt "set_fix_hold clk"

 

[news]

Chiny oskarżają administrację amerykańską o szpiegowanie Internetu, twierdząc iż pomaga mu w tym Cisco. Informacje takie pojawiły się w tamtejszych mediach kontrolowanych przez rząd chiński. Tydzień wcześniej z podobnymi oskarżeniami wystąpili amerykanie, oskarżając armię chińską o to, że próbuje włamywać się do systemów IT należących do amerykańskich firm.

Read more...

 

[love2read]

Du bör köra STA verktyg för att kontrollera att kränkningen.

 

[linuxluo]

hej,
första använder STA för att kontrollera om timingen är uppfyllda.
om inte och du fortfarande vill gå vidare, pls manuellt ändra SDF-fil

 

[Nandy]

Den kränkning som händer vid första klockan stigande kanten.Ser du några problem i testbench inställning.Hur du kör input pins till design?
Normalt är det bästa sättet att felsöka denna typ av problem är att dumpa vågform och kontrollera Temne när kränkning sker.
Den GUI netlist debug verktyg GOF från NanDigits är mycket händig i debug gate-nivå netlist.Det kan isolera kränkning cell och spåra tillförsel av cellen till roten av kränkning.
Ta ett byte vid partiell schematisk i isolera logik
http://www.nandigits.com/partial_schematic.htm
Också den har gränssnitt till Gtkwave och Novas nWave.
http://www.nandigits.com/waveform_restore.htm

Hoppas den här hjälper.

Nandy
www.nandigits.com
Netlist Debug / ECO i GUI läge

 

[leeenghan]

Hej,

Installationen rapporterats av verktyget sagt att när data ändras när 2.841ns, och klockan upphov till 3ns.Som FF har 0.267ns setup krav finns det ett (2.841 0.267 - 3) setup violatoin.

Base er beskrivning, det verkar som att klockan borde öka i 6ns, och inte en 3ns.

Hälsningar,
Eng Han