Kan du hjälpa mig att analysera denna krets

[Jenifer_gao]

Hej Alla:

Jag gör en analys av en utläsning krets för CMOS image sensor, som visas i bilagan.Genom att kontrollera återställas och signalöverföringen Tor, reset signal och foto signal kan passera till C1 vid olika tidpunkt.Om vi antar att transistorn ovanför C2 är först slås på genom att tillämpa en amp_reset, och sedan de aktiva.Återställningen överföringen gate är påslagen senare.Slutligen signalöverföring porten är påslagen.Som framgår av bifogade slutresultatet av denna krets är: Vreset - Vsignal
och den uppfyller:

Vreset - Vsignal = (C1/C2) (signal - reset) ref

Jag försökte dra denna ekvation, men jag misslyckades, om någon kan visa mig hur till få den.Tack.

Jenifer
Ledsen, men du måste logga in för att se denna bilaga

 

[news]

ADATA Technology, producent wydajnych pamięci DRAM oraz NAND Flash, oficjalnie wprowadził do swojej oferty pamięci DDR4 - DDR4 2133 U-DIMM. Oferta firmy ADATA skierowana jest do użytkowników, którzy sami składają swoje PeCety (DIY). Niedawno na naszej witrynie prezentowaliśmy przeciek o możliwości kupna DDR4 w Norwegii, teraz pamięci te można nabyć...

Read more...

 

[UPPBLÅST]

Något inte står rätt i den schematiska.De två analoga sändningen portar parallellt och så en är överflödig.Kanske borde gå till grunden i stället för signalingång.

 

[radiohead]

Jag håller med.Vidare måste detta vara en kopplad kondensator krets.Annars offset strömmar kommer nuke den OPAMP bilagan Gm skede.

 

[hanjiemy]

Jag tycker det ser ut som en integrerad ADC cell.
t1 t2 C1 C2 ref ... vänta

 

[cetc1525]

Detta är en intressant schematic.it kan minska kompenseras av input.

 

[amraldo]

ur använder korrelerade dubbeldelning provtagningsteknik
är det inga problem med att använda två överföring grindar som de verkar likgiltig gånger
ur kretsen är en negativ vinst förstärkare
Det kommer att bli bättre om fullständig sända tidsdiagram av input och output

 

[eda4you]

Jag har utformat en gång en sc int med två brytare (sändning grindar) parallellt.Det Reson var att påskynda reglera tid (båda slås på) och efter att snabbt lösa fasen man fick av medan andra omkopplare (den mindre) pågår fortfarande.efter en tid blev det också bort.Anledningen till denna märkliga konstruktionen var att minska ut injektion (ju mindre w * l av transistorn desto mindre effekt)