NAND spärren beter abnormaly? i VHDL

[grittinjames]

hai allt jag hade skrivit kod för NAND låsa bara för att lära sig hur den beter sig för alla i sätta annat än s = 0, r = 0 det fungerar bra för s = 0, r = 0 ut sätta är un förutsägbar men im få q = 1 , Q Bar = 1 hur? någon kan PLZ förklara

 

[nxtech]

Låt oss se hur du skrev din kod.

 

[tkbits]

Räkna ut sanningen bordet och se! Det är också lättare att förstå om du behandlar NANDs som de yttersta randområdena med inverterade ingångar med DeMorgan lag: (AB) '= A' + B '