K
kleppo
Guest
Jag försöker avsluta projektet och jag har problem, efter hyvling IO celler som GND & VDD för Core Logic (GND3IP & VDD3IP) och strömförsörjningen buffertar output (GND3OP & VDD3OP).Running Assura LVS (med Macro LVS) och har två korta först mellan "gnd!"och "A" andra "vdd3o!"och "A".Vad jag gör för fel.Jag arbetar Cadence IC6.1.3.1 och AMS Träff på 4,0.