Signal Integrity

K

kungfu007

Guest
Jag letar efter signal integritet för höghastighets-minne och processorkraft I / O-training material från Xilinx.Om du har ett exemplar kan du dela med mig.

 
Jag tror u'd bättre konstruktion visa u 's minnestyp: DDR eller DDR2 och SDRAM, blixt ...
det finns vissa antydningar följa:
1: CLK ska vara lång distans med andra signaler
2: att vård av diff-längd och avstånd addr_bus och data_bus.
3: makten och GND.
Om freq inte för fort, att vården av dessa är nog ...

 
KungFu gör bara en genomsökning av Xilinx hemsida för signal integritet men om du verkligen vill lära dig mer om detta ämne bör du titta i böcker eller i seminarierna Howard Johnson.

Moore, från din post jag måste säga att du dont har någon aning om signalens integritet.Jag rekommenderar att du gör något att läsa om ämnet och du kommer att se finns det mer att göra än vad du försökte surmize.

E

 
varför det måste Xilinx?

Sök efter dokument från Howard Johnson och Eric Bogatin, kolla även boken på denna webbplats

 

Welcome to EDABoard.com

Sponsor

Back
Top