vad är nyttan av unsynthesizable kod?

[moh_monem43]

Kära, Några koder i VHDL är unsynthesizable. Som jag förstår kan vi inte tillämpas på FPGA eller CPLD. Så vad är nyttan av den? tack.

 

[Nir Dahan]

HDL kan också användas som ett modelleringsverktyg, i själva verket bör användas (eller en ersättning av det) innan konstruktionsfasen. Detta kan vara till stor hjälp vid uppskattning av komplexitet din design och försöka förutse potentiella problem. Faktiskt veta hur man skriver ett effektivt bra icke-syntetiserbar HDL-kod är en mycket svår sak att göra. Detta är viktigt för storskaliga blandade signaler projekt när man behöver för att modellera de analoga blocken till exempel - då exekveringstiden kan vara avgörande om modelleringen inte görs rätt. ND. http://asicdigitaldesign.wordpress.com/

 

[FvM]

Unsynthesizable VHDL kod i en testbänk kan vara mycket enkel. Jag testar till exempel den digitala kommunikationskanal av en design. Jag kan testa mot koden för motsvarande enheten (om jag har ritat det också). Men för en realistisk test, måste jag tänka kabel förseningar. För detta purspose använder jag några rad unsynthesizable koden i min testbänken, särskilt ett uttryck med transport fördröjning. Andra exempel är variabla klockgeneratorer att simulera olika klockfrekvens mellan en seriell sändare och en mottagare. HDL modeller av digitala enheter (e. Ga DDR2 RAM) från en tillverkare är ytterligare exempel.

 

[preet]

Hej, Normalt timing klausulen används för att modellera tillhörande fördröjning med grindar eller netto, så det hjälper modellera önskad funktionalitet någon digital ckt. gäller