asymmetrisk dröjsmål hög hastighet bussen

[MZanders]

Jag löper en 66MHz (15ns perioden) buss som behöver gränssnitt till vissa enheter.Vissa har ganska långsam krav avseende adress installation och NRD / NWR till NCS setup gånger.
Alltså: de fallande kanten av NRD och NWR bör försenad med ungefär en klockcykel, men stigande kanten bör stanna där den är nu (endast 2NS marginal).
Några idéer?Jag började tänka på att vissa flipflop i det men jag kan inte få det rätt ...

 

[brmadhukar]

Hej,
Kommer inte ett enkelt dividera med två krets arbete?
BRM

 

[MZanders]

Jag är rädd att inte
Om man dividerar bara NRD linje med 2, vågformer är helt trasslat till och ingenting kommer att fungera.Dela upp alla de busslinjer genom två skulle kräva exempelvis två åtgärder för varje insats ...om det någonsin fungerar på alla