D
DaveFrawley
Guest
Hej,
I dag försöker jag minne karta två I / O-enheter, är en en ingång och den andra är en utgång till ADuc831 (en 8.052 bas).
För närvarande arbetar jag med ett 32K externa RAM-enhet som är konfigurerad för att tillåta både program-och dataminne att möjliggöra användning av Monitor 51 program.
Nu vill jag minne karta två I / O-enheter i minnesutrymme.
Jag använder 3 adress rader som indata till min adress dekoder (A10-A
<img src="http://www.edaboard.com/images/smiles/icon_cool.gif" alt="Sval" border="0" />
, Och för min ingång jag använder en 74LV244 tri-state-spärr, vars produktion aktivera (aktiv låg) bildas från den exklusiva NOR av läs signal (aktiv låg) och min aktiva låg produktion från 74138 (/ y2 dvs när A8 = 0, A9 = 1, A10 = 0)
Min ingång är en 74LV573 spärr vars LE signal bildas från / Y1 utgång (dvs. när A8 = 1, A9 = 0, A10 = 0) för 74.138 och / WR signalen ORed tillsammans.
Hoppas detta ger mme följande minne kartan
0x0100-0x01FF-I / O Port 1
0x0200-0x02FF-I / O Port 2
Nu är min verkliga frågan är, är att det OK att göra detta, dvs ha min kod och data minne på ett chip och mitt minne mappad I / O-kringutrustning.
Ska jag använda A15 som en kontroll så att mina RAM är bara aktiverad när jag vill att den ska vara och samma för min adress dekoder .????Men om jag gör det och jag aktiverar min adress decodeer och jag läste ett byte av uppgifter från utdataport och vill skriva det här i minnet, hur skulle jag om på denna punkt mitt CE för RAM är inaktiverad ?????? ??
Och om jag aktiverar både RAM och avkodare tillsammans inte skulle finnas konflikter ????????
Jag har bifogat en schematisk av mina nuvarande utformning (använder Protel DXP)
Jag högste uppskatta några synpunkter om ovanstående
Yours tacksamt
David
Irland.
I dag försöker jag minne karta två I / O-enheter, är en en ingång och den andra är en utgång till ADuc831 (en 8.052 bas).
För närvarande arbetar jag med ett 32K externa RAM-enhet som är konfigurerad för att tillåta både program-och dataminne att möjliggöra användning av Monitor 51 program.
Nu vill jag minne karta två I / O-enheter i minnesutrymme.
Jag använder 3 adress rader som indata till min adress dekoder (A10-A
<img src="http://www.edaboard.com/images/smiles/icon_cool.gif" alt="Sval" border="0" />
, Och för min ingång jag använder en 74LV244 tri-state-spärr, vars produktion aktivera (aktiv låg) bildas från den exklusiva NOR av läs signal (aktiv låg) och min aktiva låg produktion från 74138 (/ y2 dvs när A8 = 0, A9 = 1, A10 = 0)
Min ingång är en 74LV573 spärr vars LE signal bildas från / Y1 utgång (dvs. när A8 = 1, A9 = 0, A10 = 0) för 74.138 och / WR signalen ORed tillsammans.
Hoppas detta ger mme följande minne kartan
0x0100-0x01FF-I / O Port 1
0x0200-0x02FF-I / O Port 2
Nu är min verkliga frågan är, är att det OK att göra detta, dvs ha min kod och data minne på ett chip och mitt minne mappad I / O-kringutrustning.
Ska jag använda A15 som en kontroll så att mina RAM är bara aktiverad när jag vill att den ska vara och samma för min adress dekoder .????Men om jag gör det och jag aktiverar min adress decodeer och jag läste ett byte av uppgifter från utdataport och vill skriva det här i minnet, hur skulle jag om på denna punkt mitt CE för RAM är inaktiverad ?????? ??
Och om jag aktiverar både RAM och avkodare tillsammans inte skulle finnas konflikter ????????
Jag har bifogat en schematisk av mina nuvarande utformning (använder Protel DXP)
Jag högste uppskatta några synpunkter om ovanstående
Yours tacksamt
David
Irland.