FPGA Designing

[deepshah]

hej
Jag vill bara veta att koppla struktur 8 CLB FPGA hur man gör det?
och hur man kan simulera SRAM i Cadence? (Vad är input? klockan timming diagram jag måste sätta in i ananlog miljön?)

 

[Old Nick]

Jag är lite förvirrad av din fråga.

Cadence gör inte FPGA simuleringar.Du måste använda Xilinx ISE med Modelsim och VHDL eller något (beroende på dina mål FPGA).Om jag inte är helt missförstånd din fråga.