E
easyads
Guest
I vårt system, system PLL generera CLK_24M för modul ADC i RX.CLK_24M passerar genom modulsystem PLL, RFPLL, TX och RX i taget och till sist anländer till ADC.Vi vill använda groud göra skärmningsförmågan för klocksignal CLK_24M.
Frågan är vilka groud ska vi använda för att göra shieding för CLK_24M?Grund av systemet PLL?Eller fördela en separat marken pad endast för skärmande CLK_24M?Eller när CLK_24M passerar throuth systemet PLL använder systemet PLL marken för skärmande, då när CLK_24M passerar throuth RFPLL använder RFPLL marken för skärmande och osv?
min email är easyads (at) 163.com
tack
Frågan är vilka groud ska vi använda för att göra shieding för CLK_24M?Grund av systemet PLL?Eller fördela en separat marken pad endast för skärmande CLK_24M?Eller när CLK_24M passerar throuth systemet PLL använder systemet PLL marken för skärmande, då när CLK_24M passerar throuth RFPLL använder RFPLL marken för skärmande och osv?
min email är easyads (at) 163.com
tack