C
cltong
Guest
Felet är:
@ E: CG165: "E: \ Verilog \ ny \ cqpic100d \ PIC100D \ Verilog \ DATARAM.V: 27:10:27:22 | Olaglig defparam.parameter LPM_WIDTHAD inte kan hittas i modulen lpm_ram_dq.
källkoden för Verilog:
modul dataram (addr, läsa, skriva, clk, datain, dataout);
input [8:0] adr;
input läsa;
input skriva;
input clk;
input [7:0] datain;
output [7:0] dataout;
lpm_ram_dq u (
. uppgifter (datain)
/ /. Adress (addr), / / Ett fullständigt genomförande av BANK3-0
. adress (addr [6:0]) / / BANK0 bara
/ /. Inclock (clk)
. outclock (clk)
. vi (skriva)
. q (dataout)
);
/ / Defparam u.LPM_WIDTHAD = 9; / / LPM_WIDTHAD (Fullständigt genomförande av BANK3-0)
defparam u.LPM_WIDTHAD = 7, / / LPM_WIDTHAD (BANK0 only)
defparam u.LPM_WIDTH = 8;
defparam u.LPM_INDATA = "OREGISTRERAD";
defparam u.LPM_ADDRESS_CONTROL = "OREGISTRERAD";
defparam u.LPM_OUTDATA = "registrerad";
endmodule
@ E: CG165: "E: \ Verilog \ ny \ cqpic100d \ PIC100D \ Verilog \ DATARAM.V: 27:10:27:22 | Olaglig defparam.parameter LPM_WIDTHAD inte kan hittas i modulen lpm_ram_dq.
källkoden för Verilog:
modul dataram (addr, läsa, skriva, clk, datain, dataout);
input [8:0] adr;
input läsa;
input skriva;
input clk;
input [7:0] datain;
output [7:0] dataout;
lpm_ram_dq u (
. uppgifter (datain)
/ /. Adress (addr), / / Ett fullständigt genomförande av BANK3-0
. adress (addr [6:0]) / / BANK0 bara
/ /. Inclock (clk)
. outclock (clk)
. vi (skriva)
. q (dataout)
);
/ / Defparam u.LPM_WIDTHAD = 9; / / LPM_WIDTHAD (Fullständigt genomförande av BANK3-0)
defparam u.LPM_WIDTHAD = 7, / / LPM_WIDTHAD (BANK0 only)
defparam u.LPM_WIDTH = 8;
defparam u.LPM_INDATA = "OREGISTRERAD";
defparam u.LPM_ADDRESS_CONTROL = "OREGISTRERAD";
defparam u.LPM_OUTDATA = "registrerad";
endmodule