Modelsim prestanda

B

buzkiller

Guest
Hej,

Under de senaste 2 åren har jag arbetat med Modelsim SE 5.3 till 5.5a.
Alla dessa versioner gav mig nästan samma prestanda i VHDL.
Varje större ny version har lovat 2-4 gånger vinsten i prestanda.
Varför ser jag inte det?Får det
är bara för Verilog?Vänligen dela med dig av dina erfarenheter.

PS (jag testade på PII-450 med 256 MB RAM)

Buzkiller.
 
Vilka HDLSim verktyget är bättre (prestanda), såsom NC-Sim, VCS, Modelsim ...?

Tack!

 
I beteende modell modelsim är det bästa av mig själv.I gate-nivå, det är mycket mycket mycket mycket långsam.

För övrigt, vad skillnaden i NC-Verilog och Verilog-XL?

Vem kan berätta för mig svaret?

 
Ingen svara mig!Det
är ok!Jag kommer att svara mig själv.

Efter mätning, NC-Verilog sammanställs-base Verilog simulator, Verilog-XL tolka-baserade.I hastigheten, NC-Verilog är snabbare (flera beslut) än Verilog-XL, särskilt i gate-nivå.

Jag tror att i beteendevetenskaplig modell att använda modelsim eller NC-Verilog, i gate-modellen att använda NC-Verilog är det bästa soluation.

Den som har andra synpunkter?

 
[Detta meddelande har redigerats av: ROZÈS den 2001-06-27 18:52]

 
Verilog-XL är för långsam för designer att kontrollera en stor design.Jag har gjort några jämförelser mellan VCS och NC innan (med hjälp av en 400000 grindar design).Här är mitt resultat:

I RTL simulering, VCS är det snabbaste.Dess simulering är cirka 10% snabbare än NC.

Men i gate-nivå simulering, VCS är ca 20% långsammare än NC, och ibland kommer det att uppstå några allvarliga fel (core dump eller orsaka fel signal värdet "X" under simulering) och mindre robust.

Enligt min åsikt, jag tror att NC är ett bättre val.Modelsim, jag vet, är mycket långsammare än både VCS och NC, men det ger goda Verilog och VHDL co-simulering.

<img src="images/smiles/icon_smile.gif" alt="Le" border="0" />
 
[Detta meddelande har redigerats av: ROZÈS den 2001-06-27 18:52]

 
wow ...din design är verkligen så stor (10M grindar eller transisotrs?)!

1 port = 1 minsta 2-input NAND = 2 P 2 N-typ transistorer.

Vad använder ni?,18 Um?

De versioner av NC och VCS jag är LDV3.0/3.1 och VCS5.IN1.Och SDF uppgifter ingår också under hela chipet gate-nivå simulering.Jag använder NC inte bara hastigheten utan också dess stabilitet.

<img src="images/smiles/icon_smile.gif" alt="Le" border="0" />
 
[Detta meddelande har redigerats av: ROZÈS den 2001-06-27 18:52]

 
mm ...Jag slutligen inser att anledningen till att min RTL simulering är så långsamt nu.

<img src="images/smiles/icon_smile.gif" alt="Le" border="0" />Nyligen jag använda PLI att bygga modeller av ADC / DAC / PLL låta Verilog kunde göra blandat läge simulering.Men hastigheten blir långsam.Ditt meddelande berätta varför ...thx, ROZÈS.Kanske jag kan byta tillbaka till VCS att försöka min ytterligare simuleringar.

<img src="images/smiles/icon_smile.gif" alt="Le" border="0" />
 
[Detta meddelande har redigerats av: ROZÈS den 2001-06-27 18:52]

 
Jag använder VCS 6.0.1, jag har inte fylla det är snabbare än VCS 5.1, kanske min design är liten.

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top