Feb 15, 2000 #1 M mallikmarasu Guest hej, någon vet användning av användardefinierade primitiver i Verilog
Feb 15, 2000 #2 R rakesh_aadhimoolam Guest Det finns ett kapitel om detta i Verilog HDL genom Samir PalnitkarOm du har boken gå igenom det (kapitel 12) Lycka .................
Det finns ett kapitel om detta i Verilog HDL genom Samir PalnitkarOm du har boken gå igenom det (kapitel 12) Lycka .................
