prblm med kadensen schematiska fil med Verilog-koden

[piyush.kanodiya]

Hur man skapar schema filen i kadens schematiskt kompositören använder Verilog-koden?

 

[erikl]

Bara söka "Liknande ämnen:" nedan!