simulera ingångs / utgångsimpedansen av opamp

W

wonbef

Guest
Hej, allt, hur man simulera och mäta ingångs / utgångsimpedansen hos operationsförstärkaren. pls ge mig några metoder. kan du ge mig några papper om analys och simulering av operationsförstärkare. tack på förhand! vänliga hälsningar
 
tvåports analys. lite mer avancerad teknik du kan hänvisa till bok Paul R. grå.
 
kan du ge mig några papper om simulering av input / output impedans OPAMP både öppen slinga och sluten slinga. tack
 
[Quote = wonbef] kan du ge mig några papper om simulering av input / output impedans OPAMP både öppen slinga och sluten slinga. tack [/quote] För att mäta utimpedans, oavsett sluten slinga eller öppen slinga, u bara sätta perfekt strömkälla Idc med ac = 1 vid utgången och sedan mäta spänningen på utgången över frekvensen genom att köra AC-analys. Utspänningen är utgångsimpedansen R = V / I där för I, ac = 1, så är V utgångsimpedansen. om u driver kapacitiv last, satte jsut Idc för aktuell källa = 0 om u driver resistiv last, sedan lägga Ide är lika med utströmmen i kretsen källan. Tack
 
hej vid mätning av utimpedans av en nivå opamp.what spänning behöver jag för att ansluta de ingående stift (inverterande och icke-inverterande teminals) till? Tack
 
[Quote = bharatsmile2007] hej vid mätning av utimpedans av en nivå opamp.what spänning behöver jag för att ansluta de ingående stift (inverterande och icke-inverterande teminals) till? Tack [/quote] Vad nivåer du vill. Bara ge en bra arbetspunkt, dvs stanna inom det giltiga common mode sortiment.
 
Tack erikl ... [Size = 2] [color = # 999999] Läggas till efter 3 minuter: [/color] [/size] Hej erikl, när jag byter spänningsnivåer för ingångarna, jag ser annorlunda utimpedans. vad betyder det? iam gör något opamp, PMOS diff par och CS (slutsteg) .... Tack igen ...
 
[Quote = bharatsmile2007] Hej erikl, när jag ändrar spänningsnivåer för ingångarna, jag ser annorlunda utimpedans. vad betyder det? iam gör något opamp, PMOS diff par och CS (slutsteg) .... Tack igen ... [/quote] utimpedans av en sluten slinga (CL) OPAMP beror mycket på den öppna slinga (OL) vinst (OLG): Rut (CL) ≈ Rut (OL) * (CLG / OLG) . Nära gränserna för common mode sortiment av OLG blir mindre, blir alltså Rut (CL) större.
 
Jag har en applikation där jag behöver för att simulera produktionen av en sensor som har en utimpedans på 50 ohm är 0,45-4.5V utbudet av utspänningen för olika tryckvärden ... hur gör jag designa en simulera en krets för att simulera detta så att jag kan ge den resulterande signalen till en ADC?
 
[Quote = anju420, 862.441] Jag har en applikation där jag behöver för att simulera produktionen av en sensor som har en utimpedans på 50 ohm är 0,45-4.5V utbudet av utspänningen för olika tryckvärden ... hur gör jag konstruera en simulera en krets för att simulera detta så att jag kan ge den resulterande signalen till en ADC? [/quote] En idealisk källa med en serie 50 ohms motstånd?
 
mmm ... det inte är vettigt ... jag måste ge det till en opamp / buffert höger innan du ger till ADC .... så hur gör jag ger en varierande spänningssignal detta impedans till det .. Coz inte jag måste matcha impedansen?
 
mmm ... det inte är vettigt ... jag måste ge det till en opamp / buffert höger innan du ger till ADC ....
Du nämnde inte en buffert innan, och jag don inte se en anledning, varför det skulle behövas med 50 ohm givare impedans. Försök att ställa en tydlig fråga.
 
OK kan börja frm ruta ett ... Jag har bifogat databladet för sensorn i åtanke .... men antar jag inte köper det, hur gör jag simulera egenskaper dess utsignal .. Jag använder en signal generator? eller om inte en funktion gen, vad är min andra alternativ krets?
 
hur gör jag simulera egenskaper dess utsignal .. använder jag en signalgenerator? eller om inte en funktion gen, vad är min andra alternativ krets?
Svaret är helt beroende av syftet med din simulering, det är fortfarande oklart. Om du ansluter en last med tillräckligt hög ingångsresistans kan du modellera enkelt sensorn som spänningskälla, vilket föreslagits av schackmatt. Självklart kommer simuleringen ger inte mycket insikter. Du anger en spänning och ADC kommer att mäta det. För en låg impedans laster också den maximala källan och strömmar diskbänk som anges i databladet måste beaktas. Men de bara gränsvärden, kan det exakta beteendet inte härledas ur databladet. En annan punkt är att modellera effekten av varierande matningsspänningar. Återigen är beteendet inte anges helt. Men du skulle kunna uppskatta modellparametrar från databladet.
 
Tja, i slutändan den simulerade signalen måste ges till den interna ADC av MSP430. Jag behöver att variera spänningen av signalen till ADC coz min MSP är programmerad för att ge larm om spänningen överskrider en viss tröskel
 
@ Surianova: Vad tror du exakt menar med detta?
om u körning kapacitiv last, satte jsut Idc för aktuell källa = 0 om u driver resistiv last, sedan lägga Ide lika med det aktuella utsignalen från kretsen källan.
Menar du att för lac / Isin källa för utgångsimpedansen mätning bör någon ställa Idc på egenskaperna hos källan som du säger ovan för varje enskilt fall? Varför detta? Jag misstänker för rätt förspänning av produktionen? Vad händer när någon har en last med en impedans Z = (R + jΧ)? @ Wonbef Min metod för att mäta utimpedansen hos en krets är att koppla en port vid utgången av min krets (ange likspänning av hamnen som din förspänning där) och sedan köra SP analysis.Via de Zm resultat du får vad du vill (verklig, inbillad, storlek etc. ..) om impedances.At ingångssidan av min krets jag ställa in rätt nominell förspänningen och inte någon annan potential ICMR (även om det inte är fel), eftersom under detta förhållande du förväntar dig en mätning. Tack på förhand.
 

Welcome to EDABoard.com

Sponsor

Back
Top