skillnader i kontroll språk

[Jayant]

Vad är skillnaden mellan e, Vera, systemc & systemVerilog språk ... förklara

 

[AlexWan]

Kanske följer en avse:
Kod:verilog PLI vera e systemc system-verilog

lätt lätt hard hard lätt

händelse bas cykel bas cykel bas cykel bas händelse bas

co-simulering co-simulering co-simulering co-simulering co-simulering

behöver PLI till kan kontrollera kan kontrollera kan kontrollera kan kontrollera <- (kontroll minne)

ingen klass klass klass klass klass

långsam snabba snabba snabba långsamma

ingen hävda hävda hävda ingen hävda

IEEE Synopsys kadens IEEE Synopsys / Cadence

random begränsa random random random random

 

[Jayant]

Detta ger ingen överblick över vilka funktioner stöds i vissa språk och saknas i andra.

 

[AlexWan]

Om du vill veta vilka funktioner som stöds av ett språk, bör du kontrollera införandet kapitlet i användarhandboken för varje språk.