som är bättre - Verilog eller VHDL?

Jag tror att du kan titta på

http://www.edaboard.com/viewtopic.php?t=93661&highlight=verilog VHDL

 
hej,
om du vill få ett arbete från europeiska företag, då lärande VHDL, annars använder Verilog.
Och jag tror att båda är bra och har samma funktion.

 

Welcome to EDABoard.com

Sponsor

Back
Top