Sub Threshold problem när du använder TSMC 0,18 um-teknik

E

elbadry

Guest
Kära alla, använder jag nu TSMC 0,18 um-teknik. Jag lider av problemet att för små strömmar (få uA), har W / L är mycket liten (ibland mindre än 1) för att ge rimliga Veff. Finns det något sätt runt det?
 
Du använder BSIM nivå 3 eller 4? Kontrollera femte värdet ekvationen. Sänk femte.
 
förutom strömspeglar det är ok att arbeta in paret i under tröskelvärdet regionen så länge åra modell stöder. Mismatch skulle vara mer VGS-VT är låg för nuvarande speglar.
 
[Quote = elbadry] Dear All, jag använder för närvarande TSMC 0,18 um-teknik. Jag lider av problemet att för små strömmar (få uA), har W / L är mycket liten (ibland mindre än 1) för att ge rimliga Veff. Finns det något sätt runt det? [/Quote] Jag frågar vad är det rimligt värde på Veff?? och varför? är 50mV bra eller för lite?
 
[Quote = mady79] jag inte fick vad som är problemet om W / L
 
[Quote = mady79] jag inte fick vad som är problemet om W / L
 
strömspeglar behöver högre Veff becouse för närvarande råder obalans blir högre om Veff är större. Om du vill lågspänning obalans, bias du transistorn i svag inversion är bättre. Normalt, med Veff på 50 mV, kommer din transistorn inte i stark inversion. Ett Veff värde större än 100mV normalt ett säkert värde för stark inversion drift.
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top