tristate i FPGA / ASIC

[vlsi_freak]

Hej.

Finns det något problem att använda tristate "Z" i FPGA's / ASIC's.

De flesta människor säger att det inte är en god praxis att använda tristate i FPGA's.

Vänligen dela dina idéer.

Tack

 

[firewire2035]

# 1 tristate bussar kan inte vara strukturellt testas för ASIC, dvs DFT.

# 2 hög läckström kan bryta specifikation system makt.

# 3 oavsiktlig buss påstående kan sänka ASIC tillförlitlighet / avkastning, etc.