uppfattning om dubbelbuffring

[KSR24]

HI,
Jag försöker att genomföra dubbel buffert i VHDL ... dvs, jag skulle vilja förklara två matriser så att så fort första är fyllt indexet ska peka på andra array första element.Medan den andra matrisen fyller läsa pekaren borde läsa innehållet i första uppsättning så att göra den tom och processen går vidare ..

Kan någon ge mig en uppfattning hur förklara läsa, skriva pekare, index?

Tack,
Kavya.

 

[kalyansrinivas]

Ja, du kan göra att det oftast används för att arbeta med realtid frågor

Decalre två buffertar och göra en logik för att kontrollera både buffertarna (Moore State Machine)

Hälsningar
M Kalyan Srinivas

 

[KSR24]

@ Kalyan
Tack för att dela en idé.Som ett första steg försökte jag genomföra ring buffert hänvisade en av trådarna i denna edaboard.
Men jag är orolig att jag didnt get förväntade vågform ..
Kan u ta en titt för att åtgärda detta?<img src="http://images.elektroda.net/43_1257439862_thumb.png" border="0" alt="idea about Double buffering" title="uppfattning om dubbelbuffring"/> Tack,
KSR.Till efter 1 timmar 34 minuter Kalyan,
Jag är ledsen över något hur jag förlorad namnen på de hamnar i våg form ...
Här vill jag ge
(top-down och ner)
CLK
reset
WR (skriv)
rd (läs)
w_data (indata)
r_data (utdata)
tom
full ..
_________________________

Heres företaget av min kod ..
enhet fifoeda är

generic (
B: Natural: = 8, - antal bitar
W: Natural: = 4 - antal adress lite
)

port (

clk, reset: in std_logic;
RD, WR: in std_logic;
w_data: in std_logic_vector (B-1 downto 0);
tom, full: out std_logic;
r_data: out std_logic_vector (B-1 downto 0)
)
slut fifoeda;