ut signal till status register.

S

Suresh R

Guest
Hej,
från blockschemat.,<img src="http://images.elektroda.net/13_1168618538.GIF" border="0" alt="out signal to status register." title="ut signal till status register."/>Jag skulle vilja veta hur det aktuella läget i den "ute" signal kan tilldelas status register när "status läsa signal" påträffas.
borde "ute" vara dubbelriktad eller kan det ske genom att "ute" i "output mode 'själv.
Villiga att få lite tips om det.

hälsningar
Suresh.

 
ingen biderectional bussar inne FPGA / CPLD bör användas.Använd out-lägehälsningar,

 

Welcome to EDABoard.com

Sponsor

Back
Top