Vad är förhållandet mellan buller och cmos skalning?

[John Xu]

hej,
Jag har en fråga om relatioonship mellan buller characteristcs och CMOS-process skalning.Jag har för avsikt att utforma en TIA (155m) och 0.6um och 0.35um blandade CMOS-process är availble.Jag vill bara veta, från tanke på buller förbättring, vilken process som är bättre?

Skalas process innebär bättre eller sämre ljud?

Tack

 

[OpAmp]

Analog konstruktion är full av olika kompromisser.Enligt min uppfattning kan man inte säga vilken process som är bättre tills du designar kretsen i både teknik och se vilken som är mindre buller.Vad jag kan säga från grundläggande formler av buller i CMOS-teknik är att, vanligtvis genom att ändra skalan ljudet av processen kommer att öka.Till exempel termiskt brus av en MOSFET är 4 * K * T * (Gamma) * gm.Gamma är normalt 2 / 3 i lång kanal transistorer, medan man i submicron processer kan det vara upp till 2,5 (i 0.25um).Men kom ihåg, fortfarande finns det GM som kan vara olika i två olika tekniker.
Ur en annan synvinkel, titta på flimrar ljudet av en CMOS-transistor som är: K / (Cox * WL * f).I en submicron teknik, WL mindre, men Cox är mer.Även K kan vara annorlunda i både teknik, så du kan inte enkelt säga som en har mindre buller.

 

[Syukri]

Håller med OP Amp ..

Kretsen det selft spela en stor rolll ... Buller skiljer sig från en typ av analog krets till en annan ...

I stället för fysiska frågor av ökande Cox i skala CMOS, dsign är den avgörande ... Liksom skillnaden AMP i GH-nivå måste matcha till eleiminate bullret i utsignal ...

I skalas enheten reservkraft är också ett stort problem ..