Verilog-kod för att generera 32 - bitars adress

[spartanthewarrior]

Hej, hur kan jag skapa 32-bitars adress som är icke-repetitiva.

 

[lostinxlation]

[Url = http://en.wikipedia.org/wiki/Linear_feedback_shift_register] Linjär respons skiftregister - Wikipedia, den fria encyklopedin [/url]

 

[spartanthewarrior]

Tack, men jag är medveten om LFSR men behöver veta hur man skriver i Verilog / SYSTEM verilog kod.

 

[lostinxlation]

[Quote = spartanthewarrior, 841.570]. Tack, men jag är medveten om LFSR men behöver veta hur man skriver i Verilog / System Verilog-kod [/quote] Har du läst som länkar?

 

[vivek_p]

I testbänken, org [31:0] adress, inledande / / Stimulus adress = $ slumpmässig, / / ​​Generera en slumpmässig adress slut

 

[YuLongHuang]

Metoden vad vivek_p sa kan endast tillämpas på "testbänk simulering för $ slumpmässig funktion" och det är inte syntetiseras. Däremot sade metoden lostinxlation är att "införa pseudobrus" i verkligheten krets. Det beror på din ansökan för en av de två metoderna. Förresten, är LFSR arkitekturen som kommer att generera nästan slumpmässigt sekvens (den repetitiva perioden är kontrollerbar och kan vara mycket stora). Du kan referera till blockschemat i LFSR och det är lätt att genomföra om du har känt hårdvaran arkitektur LFSR. Det är bara en kombination av skiftregister och binär adderare. Lycka till!

 

[ebuddy]

Det är faktiskt intressant att tänka på hur man använder "$ random" uppgift att skapa en adress som inte upprepa en tidigare genererade. "Icke-repetitiva" adresser är kravet upplagt av OP.