Verilog-koden för 4-bitars räknare med JK flipflop

[shokoofeh]

hej kan någon hjälpa mig med detta problem: En Verilog kod för 4-bitars upp / ned-räknare med JK flipflop som räknas med steg 3, betyder det att den räknar 0-3-6-9-12-15. Jag vet att detta problem har fått en mycket enkelt svar utan att använda JK FF, men jag vill bara veta svaret med JK flipflps. thanx

 

[shokoofeh]

Jag kan skriva Verilog-koden för JK FF, är det lätt! Mitt problem är att jag inte vet hur man skriver koden, med steg 3, och jag vet inte hur man gör 4 jk ff räkna denna sträng, 0,3,6,9,12,13.

 

[ckaa]

Använd JK bordet flop excitation och upprätta ditt bord krets excitation med dina nuvarande och nästa tillstånd. Använd Karnaugh kartor för att lösa din J och värderingar K för varje flip flop. När du har denna blir det ganska lätt att kod i Verilog. Exemplifiera din JK flip flop och din J och K-värden för varje vippa är kombination kretsar din fyra bitar ingång till räknaren.

 

[nikhil.nagpal0807]

kan du ge koden för räknaren med jk flip flop

 

[vipinlal]

Du kan skapa en normal 3 bitars räknare (MOD 6 räknare) med JK flipflops och sedan få de nödvändiga räknevärdena med kombinationslogik. Räknaren bör återställas när räknevärdet når 5. Nu skriver en kombinationslogik för följande omvandlingen. 000 -> 0000 001 -> 0011 010 -> 0110 011 -> 1001 100 -> 1100 101 -> 1111 Detta är hur du ska utforma diskar med slumpmässiga räkna sekvenser. Om du har några punkter som 10,400,62,2,7,10,400,62,2,7, ... osv då du inte behöver 9 FF. Bara 3 FF vilja do.Because bara 5 stater där. Detta är en kod för 4 bitars räknare med JK flip flops. [Url = http://vhdlguru.blogspot.com/2010/03/4-bit-synchronous-up-counterwith-reset.html] VHDL kodning tips och tricks: 4 bitar Synkron UP räknare (med återställning) med JK- flops [/url] - Vipin [url = http://vhdlguru.blogspot.com/] VHDL kodning tips och tricks [/url]

 

[nikhil.nagpal0807]

kan du ge koden i verilog .. jag vet inte VHDL