Verilog problem

[adscrz]

...
tilldela MCU_P2 = OE?8'hZZ: temp;
...
Original design Avsikten är när OE är låg, produktion temp till MCU_P2, när OE är hög, mata ut ZZ till MCU_P2.
Imitera med ModelSim resultatet är rätt, men när jag kör den i min test board:
Om OE är hög, är det MCU_P2 värde en FF,
Om OE är litet MCU_P2 värt temp.värde,
, and always for high, however the MCU_P2 = temp
???!!!

Men problemet är när OE bli hög igen,
och alltid för höga, men det MCU_P2 = temp
???!!!
Och varför är inte FF av förväntan,

varför?
Tack

 

[mc_navman]

Du har inte ansluten tristate stiften hela vägen.Vid någon punkt ditt stift matas bara.Se till att denna modul och PIN definition är Input Output.

Jag menar tristate.
Senast redigerad av mc_navman den 02 Aug 2004 4:23, edited 1 time in total

 

[visualart]

If u inte använder bussen skall tri hålla den sista tillstånd, dvs hte FF är HiZff

 

[nagraj]

Jo jag hittade liknande problem i VHDL program.Is det nödvändigt i VHDL också köra bussen till tristate logic.Even om jag försökte med hjälp tristate logik som inte fungerade ... (Big surprise).

väl någon kan lösa detta problem ... Det kommer att bli stor.