vill veta om x_ilinx chip Scop

Hej,

En Xilinx försäljaren sa till mig att det här verktyget kan du sondsteknik interna signaler efter syntes i RTL Schema ...

Jag
har aldrig använt den.<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Le" border="0" />
 
det
är precis som en logik analysator embeded inne i FPGA.Den triggrar primitiva

 
Du kan ladda ner demo-versionen har ett försök.Du kan använda demoversion för ganska länge (kanske 3 månader).Med detta verktyg kan du läsa upp status för intern signal med JTAG-kabel.Det stöder också plotta inported uppgifter kontra Temne eller mot varandra.Du kan också exportera data för att göra ytterligare analyser.Så för dataintensiva ansökan (t.ex. DSP) är det ganska nyttigt.

hälsningar

 
Fler nyheter om chip omfattning:

Jag
har det fungerar.Det använder en mycket embeded minne block din FPGA.
Registren mäts med den globala klocka av konstruktionen.
Jag är inte säker på att detta verktyg är praktiskt att använda eftersom det är omöjligt att genomföra i "känsligt" design (hög densitet design med få resurser till vänster).<img src="http://www.edaboard.com/images/smiles/icon_idea.gif" alt="Idé" border="0" />
 

Welcome to EDABoard.com

Sponsor

Back
Top